419-1 C5, 80, Jigok-ro, Nam-gu, Pohang-si,
Gyeongsangbuk-do, Republic of Korea [37666]
swchung@postech.ac.kr
©2023 INNOVATIVE MEMORY PROCESS AND DEVICE. ALL RIGHTS RESERVED.
419-1 C5, 80, Jigok-ro, Nam-gu, Pohang-si, Gyeongsangbuk-do, Republic of Korea [37666]
swchung@postech.ac.kr
©2023 INNOVATIVE MEMORY PROCESS AND DEVICE. ALL RIGHTS RESERVED.
MOS transistor의 threshold voltage는 채널의 포텐셜이 특정값 이상이 되는 게이트 전압을 의미한다.
따라서 게이트와 depletion layer, source, drain 간의 커패시턴스 커플링에 의존한다.
크게 보면 게이트 산화막 양단에 모이는 charge로 해석되며 게이트 전극 쪽에 positive charge가 모였다면 게이트산화막 하부의 negative charge의 합이 positive charge양과 일치해야 한다. 여기에는 trap, fixed charge, depletion charge, inversion charge가 있다.
drain bias의 영향은 Drain Induced Barrer Lowering (DIBL)로 나타나고, 대표적으로 DIBL이 short channel effect를 좌우하는 인자이다.
한편, Subthreshold swing은 채널 형성 전에 depletion layer가 channel에 미치는 영향에 의해 좌우된다.
커패시턴스는 전압이 변할 때 변화하는 전하량을 의미한다는 점을 명심하기 바란다.(만약 전하량이 변하지 않는다면 커패시턴스에 기여하지 못한다는 의미)